(2) Japanese Patent Application Laid-Open No. 5-190690 (1993): "SEMICONDUCTOR DEVICE AND A METHOD OF MANUFACTURING THE SAME"

The following is a translation of the abstract.

[Abstract]

[Problem to be solved] To improve a reliability of electrical characteristics and quality, yield, and to contribute to a stable supply of a finer and more multifunctional semiconductor device by laminating plasma reacted NSG and PSG films with organic silane on a silicide electrode wiring and an impurity layer in MOSLSI or the like.

[Configuration] A coating glass 22 is spin coated and annealed at 800°C on an NSG film 20 and PSG film 21 with TEOS plasma reacted on a gate electrode wiring 14 which is Ti silicidied on its surface and an impurity layer 17. Thereafter, a contact hole is opened by wet etching with aqueous solution including HF and by anisotropic etching with reactive ion etcher, then a metal wiring 23 is provided.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平5-190690

(43)公開日 平成5年(1993)7月30日

(51)Int.Cl.5

H01L 21/90

識別記号

庁内整理番号

M 7735-4M

21/316

M 8518-4M

技術表示箇所

審査請求 未請求 請求項の数5(全 5 頁)

(21)出願番号

特願平4-1439

(22)出願日

平成 4年(1992) 1月8日

(71)出願人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 両角 幸男

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外1名)


(54) 【発明の名称 】 半導体装置及びその製造方法


(57)【要約】

【目的】 MOSLSI等に於けるシリサイド電極配線 や不純物層上に有機シランを用いブラズマ反応のNSG とPSG膜を積層させ、更に塗布ガラスで平坦化された 層間絶縁膜を形成することにより、電気特性や品質に係 わる信頼性や歩留りの向上がなされ、より微細化、多機 能化された半導体装置の安定供給に寄与出来るものであ る。

【構成】 表面がTiシリサイド化されたゲート電極配線14と不純物層17上にTEOSをブラズマ反応させたNSG20とPSG21膜上に塗布ガラス22をスピンコートし800℃でアニール後、コンタクトホールはHF含む水溶液によるウェットエッチングと反応性イオンエッチャーによる異方性エッチングで開孔後、金属配線23を施す。









【特許請求の範囲】

【請求項1】 MOSトランジスタのゲート電極やソース、ドレイン等の不純物層の表面に高融点金属のシリサイド層が形成され、該シリサイド層と金属配線の層間絶縁膜として少なくとも、プラズマ反応させた第1のシリコン酸化膜と不純物としてリンを含むブラズマ反応による第2のシリコン酸化膜と塗布ガラスが積層されていることを特徴とする半導体装置。

【請求項2】 少なくとも、MOSトランジスタのゲート電極やソース、ドレイン等の不純物層の表面に高融点 金属のシリサイド層を形成する工程、有機シランと酸化性ガスをプラズマ反応させた第1のシリコン酸化膜を形成する工程、有機シランと酸化性気体にリンを含む不純物を添加させてブラズマ反応させた第2のシリコン酸化膜を形成する工程、塗布ガラスをスピンコートし熱処理する工程、素子からのコンタクトホールを開孔し金属配線を施す工程を具備したことを特徴とする半導体装置の製造方法。

【請求項3】 請求項2記載のコンタクトホールは、少なくとも塗布ガラスと第2シリコン酸化膜の所望量を等方性エッチングでテーパー化した後、更に異方性エッチングにより開孔されていることを特徴とする半導体装置の製造方法。

【請求項4】 請求項2記載の金属配線の成長は、少なくとも、フォトレジストをマスクに素子からのコンタクトホールを開孔し、該フォトレジストを剥離した後、真空下で高周波スパッタエッチングを行い、更に連続してスッパタ成長させれていることを特徴とする半導体装置の製造方法。

【請求項5】 請求項1及び2記載のシリサイド層を形成する高融点金属は、Tiであることを特徴とする半導体装置及びその製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に関し、特に表面がシリイド構造のゲート電極配線や不 純物層上に形成する層間絶縁膜に関するものである。

[0002]

【従来の技術】従来、微細、高速化を図る目的で、Polynsiのゲート電極配線あるいはSi基板の不純物層の各表面をTi、W、Mo等のシリサイド(硅素化物)構造とし配線抵抗やコンタクト抵抗を下げた半導体装置が提案されており、これらの製造方法は図2の様に、例えばSi基板11にフィールド絶縁膜12を選択酸化で形成し、そのアクティブ領域にゲート酸化腹13を形成後PolynSiを気相成長させフォトリソ工程で選択エッチングしゲート電極配線14形成後、ソース、ドレインの低濃度不純物層16にリン等の不純物をイオン注入した後、シリコン酸化膜の側壁スペーサー15を介しソース、ドレインの高濃度不純物層17にヒ素

等をイオン注入してLDD(lightly dope d drain)構造とする。次にゲート電極配線14 や不純物層17のSi面を露出後、Tiを約500Åス バッタ成長させ700℃前後のハロゲンランブで瞬時ア ニールを行ない、水酸化アンモニウムと過酸化水素の混 合水溶液中に浸漬すると選択エッチングされてSi表面 のみにTiのモノシリサイド層19が残り、これを更に 約800℃のランブアニールを行いダイシリサイド化さ せ、この結果ゲート電極配線14や不純物層17は、側 10 壁スペーサー15やフィールド絶縁膜12を介して自己 整合的にシリサイドが形成されたサリサイド (self -aliginedsilicide) 構造となる。次 に層間絶縁膜として、例えば特公昭51-21753の 如くSiH4にO2やN2O等の酸化性気体を気相反応さ せたシリコン酸化膜31を約6000点を積層後、平坦 化の為に塗布ガラス22をスピンコートしてN2雰囲気 中でアニールを行う。続けてコンタクトホールを開孔 後、1. Oμm程度のAI合金をスパッタさせパターニ ングした金属配線23を施し、最後にパッシベーション 膜を積層し外部電極取り出し用のボンディングパッド部 を開孔している。

[0003]

【発明が解決しようとする課題】しかしながら従来技術 に於いては、Tiシリサイド層19の表面は酸化され易 すい為、直接450℃以上でシリコン酸化膜31を気相 成長させるとの2等により、シリコン酸化膜を成長させ るまでの初期段階でTiの酸化物層が形成され、後工程 等で層間絶縁膜の密着不良やクラックが発生したり、金 属配線23とシリサイド層19間のコンタクト抵抗不安 30 定原因となっていた。特にシリコン酸化膜31の気相成 長装置として、常圧加熱方式を用いた場合は、基板ウェ ハーを装置内にロードした時巻き込んだ空気が停滯し昇 温までに表面の酸化をうながし、叉減圧加熱でSiH4 を450℃以下で気相反応させたシリコン酸化膜31は 下側配線のスペースが狭くなるとカスピングが生じやす く、ここに塗布ガラス22が溜り易く、後工程のアニー ルでクラックが発生することや段差側壁部の致密性や膜 耐圧が悪いのでサブミクロン以下の微細化には適さな い。叉、塗布ガラス22はアニールを600℃以上で行 わないと膜中にOH基や水分が多く残留し絶縁性が悪 い。ところがアニールを600℃以上高温で行うと、下 地のシリコン酸化膜31を通してしシリサイド層の表面 が酸化されコンタクト抵抗が高くなってしまう問題もあ り、500℃程度の低温でアニールを行うことと、酸化 剤の進入を防ぐ為に気相成長シリコン酸化膜31は極力 厚くする必要がある。しかるに本発明は、かかる問題点 を解決するもので、半導体装置の特にシリサイド層を持 つ配線上の層間絶縁膜に、有機シランをフラズマ反応さ せたシリコン酸化膜と該酸化膜のリンガラス膜及び塗布 50 ガラスの積層構造とし、シリサイド層表面の酸化を防



ぎ、更に層間膜の平坦性を向上させることにより、微細 多機能半導体装置の安定供給を図ると共に、電気特性や 信頼性に伴う品質の向上を図ることを目的としたもので ある。

[0004]

【課題を解決するための手段】本発明の半導体装置は、MOSトランジスタのゲート電極やソース、ドレイン等の不純物層の表面に高融点金属のシリサイド層が形成され、該シリサイド層と金属配線の層間絶縁膜として少なくとも、ブラズマ反応させた第1のシリコン酸化膜と不純物としてリンを含むプラズマ反応による第2のシリコン酸化膜と塗布ガラスが積層されていることを特徴とする。

【〇〇〇5】 又本発明の半導体装置の製造方法は、少なくとも、MOSトランジスタのゲート電極配線やソース、ドレイン等の不純物層の表面に高融点金属のシリサイド層を形成する工程、有機シランと酸化性ガスをブラズマ反応させた第1のシリコン酸化膜を形成する工程、有機シランと酸化性気体にリンを含む不純物を添加させてプラズマ反応させた第2のシリコン酸化膜を形成する工程、塗布ガラスをスピンコートし熱処理する工程、集子からのコンタクトホールを開孔し金属配線を施す工程を具備したを特徴とする。

[0006]

【実施例】以下本発明の実施例を、図1(a)~(c)を用いて詳細に説明する。

【0007】サブミクロンルールのSiゲートCMOS 半導体装置の製造に適用した場合に於いて、Si基板1 1にフィールド絶縁膜12を選択酸化で形成しそのアク ティブ領域にゲート酸化膜13を150A形成しチャン ネル注入によりしきい値電圧を調整後、SiH4 を熱 分解したPoly-Siを4000A成長させ所定バタ ーンにエッチングしたゲート電極配線14を形成後、ソ ース、ドレインの低濃度不純物層16のNchにリン、 Pchにボロンを2×10¹³cm⁻²程度イオン注入した 後、ゲート電極配線14脇にシリコン酸化膜の側壁スペ -サー15を形成し、続いてソース,ドレインの高濃度 不純物層17にヒ素やBF2を5×10¹⁵cm⁻²程度イ オン注入した。いずれのイオン注入の時も、結晶欠陥の 発生を防ぐ目的でを薄いシリコン酸化膜を介して行っ た。次にゲート電極配線14や不純物層17のSi面を 薄いHF水溶液でライトエッチし露出後、Ti18を約 600Aスパッタする(図1(a))。続いて、O2を 20ppm以下に制御したN2雰囲気中710°Cのハロ ゲンランブで30秒間の瞬時アニールを行なうと、前配 Si表面にTiのモノシリサイド層、シリコン酸化膜上 にはTiリッチのTiN層が形成され、続いて水酸化ア ンモニウムと過酸化水素の混合水溶液中に浸漬すると、 TiN層はエッチング除去されて、該Si表面のみにT iのモノシリサイド層19が残り、更に800'Cのラン

プアニールを行いダイシリサイド化させ、ゲート電極配 線14や不純物層17には、自己整合的にシリサイド層 19を形成した。次に層間絶縁膜として、まずTEOS (Si (OC2H5) 4) と02を380℃, 9 torrの 平行平板枚様式のブラズマ反応装置でシリコン酸化(N SG) 膜20を2500A成長させた。このNSG膜2 Oは、成長速度が8000A/分と高い上にシリサイド 層の酸化やカスピングがなく、SiH4から成長した膜 より絶縁性も高くHF水溶液に対するエッチ速度も遅 10 く、致密な膜が形成された。続けて、P(OCH3)3を 添加して前記シリコン酸化膜とほぼ同じ条件で2000 Aのリンガラス (PSG) 膜21を堆積させた。このP SG膜21は、約3.5mol%のP2O5濃度とし、エ 程中のアルカリ汚染に対するゲッタ膜として積層した が、NSG膜と同様カスピングはなく、膜成長条件もN SG膜の条件にP(ОСН3)3を単純に添加するだけ で、成長速度や均一性も大差無いので、同一反応チャン バーで連続成長が容易であり、逆にSiH4を用いた場 合は、PSGとNSG膜の成長条件の温度、圧力等を各 々調整しなければならないので連続成長が簡単でない。 20 次に平坦化の為、エタノールと酢酸エチルにシラノール とP2O5を溶いた塗布ガラス22をスピンコートし、更 に800℃のN2雰囲気中でアニールを行った(図1 (b))。続いて、フォトレジストでコンタクト領域を パターニング後、まずHFとNH4Fの混合水溶液で塗 布ガラス22とPSG膜21を等方性のウェットエッチ ングしホールのテーパー化を行った。この時PSG膜2 1は、NSG膜20に比べてウェットエッチ速度が3~ 4倍大きく、塗布ガラス22は更に数倍大きい結果、層 30 間膜がNSG単層に比べエッチングのスルーブットだけ でなくホールのテーパー形状も金属配線のカバレージに 対して好ましい形状となった。逆に、該NSG膜20 は、ウェットのエッチ速度が非常に遅いので、PSG膜 21をウェットエッチングした後のNSGの膜残りの再 現性が良く、この後のドライエッチングのエッチ量コン トロールが容易である。続けて、CHF3とCF4をメイ ンガスとした反応性イオンエッチャーで残ったNSG膜 20を異方性エッチングしコンタクトホールを開孔後フ オトレジストを剝離した。次にバリア及びキャップ材と 40 して約0.8μmのAI-CuをTiNで挟んでスパッ タし、この積層膜をパターニングして金属配線23とし た後(図1(c))、バッシペーション膜としプラズマ 反応によるシリコン窒化膜を堆積させ、所望領域に外部 電極取り出し用のボンディングパッド部を開孔した。前 工程のフォトレジストの剝離は、ドライエッチングによ る表面変質層をO2ブラズマで除去し、更に加熱した硫 酸と過酸化水素水の混合液で全剥離したが、ホール部の Tiシリサイド層19の表面が軽く酸化されてしまう 為、コンタクト抵抗をより安定化させるには、4mto

rr程度のAr高周波スパッタエッチングを200wで



20秒以上行なってから真空を破らないでパリア材のT iNを含め金属配線材を連続スパッタすることが有効あ った。このスパッタエッチングは、コンタクトホール端 のラウンドも取れるので、配線カバレージ性の向上にも 効果がある。この様にしてなる半導体装置は、塗布ガラ スアニールを従来よりも高温で出来る上、クラック等の 問題も発生しなくなたった。又、層間絶縁膜の厚みやホ ールの形状からコンタクトホール部での金属配線のカバ レージ改善やサリサイド層の表面に出来易い酸化膜の制 御もなされ、コンタクト抵抗も0.6~0.8ミクロン のホール径で3Ω程度に安定し歩留りや信頼性の向上が 図れた。一方、ブラズマによるシリコン酸化膜の成長初 期に電荷チャージによって従来の様なゲート膜破壊等の 問題が懸念されたものの、本発明による構造では問題が 無かった。これは低抵抗のシリサイド層を介してSi基 板側に電荷が逃げて行き易くなった為と思われる。他の 実施例として、AI合金を用いた2層金属配線構造の口 ジックLSI製品にも適用したが従来に比べ課題改善さ れ、電気特性や信頼性、及び歩留りの向上が図れた。

【0008】本発明の実施例では、Tiシリサイドを用いたサリサイド構造のMOS-LSIの製造について示したが、ゲート電極配線とSi不純物層を別々にシリサイド化、あるいはいずれかがシリサイド偽造であっても良く、叉PolySiやシリサイドの多層構造であっても適用できるものである。一方、シリサイドはTiに限らずW、Mo、CoやCrの様な高融点金属でも応用でき、又高融点金属とSiをアニールでシリサイド化させたものの他に、予めシリサイド膜を単独、あるいはPoly-Si膜にスパッタ等で積層させたポリサイドでト電極配線構造にも有効である。一方、シリコン酸化度とUT、TEOSの代わりにC4H16Si4O4やSi4O4C8H24の様な有機シランをプラズマ反応させたシリコ

ン酸化膜、あるいはこれら有機シランにP(OCH3)3 やPH3 等を導入しリンを含んだPSG膜の使用や、更 に酸化性気体としてO2の代わりにN2〇,CO2.CO

[0009]

や03の応用も可能である。

【発明の効果】以上の様に本発明によれば、MOSLS I等に於けるシリサイド電極配線や不純物層上に有機シ ランを用いプラズマ反応のNSGとPSG膜を積層さ せ、更に塗布ガラスで平坦化された層間絶縁膜を形成す 10 ることにより、電気特性や品質に係わる信頼性や歩留り の向上がなされ、より微細化、多機能化された半導体装 層の安定供給に寄与出来るものである。

【図面の簡単な説明】


【図1】(a)~(c)は本発明による半導体装置の製造方法を示す概略断面図である。

【図2】従来の半導体装置の製造方法に係わる概略断面 図である。

【符号の説明】

- 11 Si基板
- 20 12 フィールド絶縁膜
 - 13 ゲート酸化膜
 - 14 ゲート電極配線
 - 15 側壁スペーサー
 - 16 低濃度不純物層
 - 17 高濃度不純物層
 - 18 Ti
 - 19 シリサイド層
 - 20 NSG膜
 - 21 PSG膜
- 30 2.2 塗布ガラス
 - 2.3 金属配線
 - 31 シリコン酸化膜

【図2】



【図1】

